我們將定期提供您產業與 EDA 最新的技術與活動訊息,
若您不想收到電子報,請回信至 sophys@cadence.com ,謝謝 !
 
 

 

如果看不到以下畫面,請點選這裡 click here.
 

Global Route Environment technology for Allegro PCB design



Feedback

Email us

Unsubscribe

unsubscribe

 
Q4 2008    
最新活動
* Cadence Encounter 8.1 Update Seminar
* Analysis Sign-off Platform 8.1 Technical Update
 
相關新聞

*

Cadence益華電腦客製化顯影技術 滿足22奈米半導體製造需求
* Cadence益華電腦與中芯國際(SMIC)合作 提供以Virtuoso IC 6.1為基礎的混合訊號參考設計流程以及製程設計套件(Process Design Kit)
* CADENCE益華電腦推出針對半導體設計的服務式軟體(Software as a service – SaaS)解決方案

*

徳積科技(MuChip)採用Cadence 益華電腦Virtuoso解決方案
專訪節錄

*

Video Demo: ViVA-XL - Fast Waveform Viewing
 
Cadence使用者部落格

*

OVM - The "O" Means Opportunity

*

The Power of Cadence System Power Flow vs. Viewing from the Top
 
Cadence Taiwan e-Newsletter - Q4, 08
IMEC 3D Integration Workshop
Cadence Encounter 8.1 Update Seminar
Analysis Sign-off Platform 8.1 Technical Update
Incisive functional verification newsletter
Encounter platform eNewsletter
Nanometer Test Quarterly
Virtuoso custom IC design newsletter
Allegro Silicon-package-board design newsletter

聯 絡 資 訊  網 站 地 圖